最近は大して変わった事をしていた記憶がない
要はずっと同じような生活を繰り返していると
5月に入った辺りから時間の感覚がほぼないのである
無為に時間を過ごしているのかなぁ…
そういえば平日も休日も大して変わらない生活体系で何事にもメリハリがない気はするしなぁ…
休日は$$っと過ごすとか何かいつもはやらない事にチャレンジしてみるとかするのもいいのかなぁ?
ちなみに上の『$$』は『だら～だら～』と読むそうです
出典はこちら, 管理人とは正反対に日々何かに取り組んでおられる素晴らしい方のようです
馬鹿なことを書いていても仕方がないので今日のHW構成法実験の攻略情報を…
結局は聖狐のつまづいたところを晒し上げておくだけなのですが…
- VHDLではprocess内のsignalに対する<=は変数に対する代入のように逐次実行で変化させるのではなく, waitの直前やprocessの終了で変化するもので, むしろ配線への接続と考えるべし
- 『Nビット』ジョンソンカウンタなので当然実装中に長さが要するに『決定しない』ものNに比例したstd_logic_vectorを使うことになるが, このときのこれをやらないとシミュレートできたものではない, 最初からminor-loopに居るかもしれないのだから…初期化構文は次のような感じでできる
signal a : std_logic_vector(0 to N-1) := (others -> 0);
- 外で上手く動いていない感じだったらテスト用のモジュールよりもジョンソンカウンタ本体, Hierarchyの↓ボタンを辿っていけば見られる中の信号を直接見たほうが早いこともある
- 分からなくなったら4年生に聞く, CPU実験のCAD担当だった人だったら色々とノウハウを持っているはず
結局聖狐にはVHDLは向いていないのかなと思ってみたりしながら…