だいたいGMT+1ぐらい, JSTより8時間遅れの計算
15日までひっきりなしに変わるんだろうなぁ…
とりあえず14時ごろまでぐったりと睡眠, 駄目人間街道まっしぐらなのは言うまでもない
CPUはとりあえず何とかなりそうな見通しの欠片が見えてきたような気がする
当然他の人の作業に依存する部分についてはこの限りではないのだが…
HW係はSWがないと動作検証は出来ないので, この辺は結構微妙なんです
現在は演算ユニットのデバグ中, 今年は本体の動作が速いうえ, LEDで色々な情報を表示できるのでアセンブリシミュレータはコンパイラのデバグに使うもの, お手製なのでバグつきかもしれない, こっちは回路のデバグに使うもの, 使う人が少ないのでバグつきかもしれない(哀)VHDLシミュレータは要らないかと思っていたのだが, かなり失礼意外や意外, 結構便利に使えるのである
今までシミュレータを敬遠していたのは名指しするとSRAM外部のユニットとの通信が入る回路ではSRAM模倣VHDLなんて書きたくないですシミュレートしようが無いことが原因だったのだが, 演算ユニットだけ切り取ってきてそれをテストすれば最初の方のバグを取るのには効果覿面なのだ
他の班がやっているようなその前にUSBとの通信ライブラリを用意せねば… 書いているうちに此処のロジックがやばいことに気が付く, 鬱…大量のdataを投入して誤差が大きいところを考察するようなやり方も必要ではあるのだが, 最初の動作確認段階ではこれがわかると何処がまずいのか全て解析できる内部の信号線の状態これ, かなり重要, 手押しクロックに差し替えて実験しようとしてもスイッチのチャタリングを拾ってくれてどうしようもないし, クロックを低速にするといらつくし, 高速にすると読めないというジレンマ履歴まで全てわかるシミュレータが有利なのだ, でもって聖狐はまだその段階に居るという哀しいところはあるのだが…